#### MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Publication number: JP10233505

Publication date: 1998-09-02

YAMAMOTO NAOKI; MATSUOKA HIDEYUKI; TAKEDA

KENICHI HITACHI LTD

Applicant: Classification:

H01L21/28; H01L21/8247; H01L27/115; H01L29/78;

H01L29/788; H01L29/792; H01L21/02; H01L21/70; H01L27/115; H01L29/66; (IPC1-7): H01L29/78; H01L21/28; H01L21/8247; H01L27/115; H01L29/788; H01L29/792

Application number: JP19970037300 19970221


Priority number(s): JP19970037300 19970221

PROBLEM TO BE SOLVED: To provide a

Report a data error here

#### Abstract of JP10233505

semiconductor device of MOS characteristics with high stability which is so low resistant as the gate electrode of single metal with no such problem of polycrystal silicon gate electrode as characteristics degradation due to such impurity inclusion as phosphorous. SOLUTION: The method for manufacturing a semiconductor device comprises a process where a gate oxide film 3 is formed on the process where a gate oxide time 3 is formed on the surface of semiconductor substrate, a process where a gate electrode 4 is formed on the surface of gate oxide film 3 using nitride of such metal as fungsten, molybdenum, chromium, tantalum, nioblum, and vanadium or composite material of any of these metals and metal nitrides, and a process for thermal treatment thereafter.



Data supplied from the esp@cenet database - Worldwide

Family list 1 family member for: JP10233505 Derived from 1 application Back to JP10233505

1 MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Inventor: YAMAMOTO NAOKI; MATSUOKA HIDEYUKI; Applicant: HITACHI LTD

(+1)
EC:

IPC: H01L21/28; H01L21/8247; H01L27/115 (+13)

Publication info: JP10233505 A - 1998-09-02

Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

# 特開平10-233505

(43)公開日 平成10年(1998)9月2日


(51) Int.CI.6		識別記号		F I					
H01L	29/78			H0	1 L	29/78		301G	
	21/28	301				21/28		301R	
	27/115					27/10	434		
	21/8247					29/78		371	
	29/788								
			審查請求	未請求	請求	成項の数8	OL	(全 12 頁)	最終頁に続く
(21) 出願番	号	特順平9-37300		(71)	出願	人 000005	. 000005108		
						株式会	社日立	製作所	
(22) 出願日		平成9年(1997)2月21日		東京都千代田区神田駿河台四丁目 6 番				四丁目6番地	
				(72)	発明	者 山本	直樹		
						東京都	国分寺	市東恋ケ窪一	丁目280番地
						株式会	社日立	製作所中央研	究所内
				(72)	発明:	者 松岡	秀行		
						東京都	国分寺	市東恋ケ窪一	丁目280番地
						株式会	社日立	製作所中央研	究所内
				(72)	発明	者 武田	健一		
						東京都	诗父国	市東恋ケ窪一	丁目280番地
						株式会	社日立	製作所中央研	究所内
				(74)	代理.	人 弁理士	: 秋田	収喜	

# (54) 【発明の名称】 半導体装置の製造方法

## (57) 【要約】

【課題】 単体金属からなるゲート電極と同程度に低抵 抗で、かつ多結晶シリコンゲート電極で問題となる燐な どの含有不純物による特性劣化などの問題がない安定性 の高いMOS特性を持つ半導体装置を実現する。

【解決手段】 半導体装置の製造方法において、半導体 基板の表面上にゲート酸化膜3を形成する工程と、前記 ゲート酸化膜3の表面上に、タングステン、モリブデ ン、クロム、タンタル、ニオブ、バナジウムなどの金属 の窒化物あるいはこれらの金属および金属窒化物の複合 物でゲート電極4を形成する工程と、その後、熱処理を 施す工程を備える。



## 【特許請求の範囲】

【請求項1】 半導体基板の表面上にゲート酸化膜を形成する工程と、前記ゲート酸化膜の表面上に、タングス テン、モリブデン、クロム、タングル、ニオブ、バナジ ウムなどの金属の意化物あるいはこれらの金属および金 属窓化物の報合物でゲート電極を形成する工程と、その 後、熟処理を施す工程を備えたことを特徴とする半導体 装置の製造方法。

【請求項2】 半導体基板の表面上にゲート酸に概を介 在してゲート電極が形成されたMOSFETを有する半 導体装備の製造力法であって、前配ゲート酸化液の表面 上に、タングステン、モリフデン、クロム、タンタル、 ・コオブ、パナジウムとどの金属の影化物あるいよの の金属および金属電化物の複合物でゲート電極を形成す る工程と、その後、熱処理を加す工程を備えたことを特 数とする半導体生産の製造方法。

【請求項3】 前記熱処理を施す工程の前に、少なくと も前記ゲート電極の側壁面を覆う絶縁膜を形成する工程 を備えたことを特徴とする請求項1又は請求項2に記載 の半薬体装置の製造方法。

【請求項4】 前記熱処理を施す工程の後に、前記ゲート電極の周囲のゲート酸化膜を除去する工程と、その 後、還元柱ガスに酸化性ガスを添加した雰囲張中で熱処 理を施す工程を備えたことを特徴とする請求項1万至請 求項3のうちいずれか1項に配載の半導体装置の製造方 法。

【請求項5】 半導体基板の表面上にゲート酸化膜を介 在して浮遊ゲート電極が形成され、前記浮遊ゲート電板 の表面上に開催を開発され、前記浮遊ゲート電極 が形成 されたMGS型不揮発性記憶素子を有する半導体装置 の 製造方法であって、タングステン、モリブデン、クロ ム、タンタル、ニオブ、パナジウムなどの金属の窒化物 あるいはこれらの金属および金属変化物の複合物で浮遊 ゲート電板を形成する工程と、その後、熱処単を施す工 程を備えたことを特徴とする半導体装置の製造方法。

【請求項61】 十導体基板の表面上にゲート酸性機を介 在して溶遊ゲート電機が断定され、前型溶遊ゲート酸性機 の表面上に帰間酸性機を介在して制御ゲート電極が形成 されたMOS型「再発性配業并を有する半導体製成 製造方法であって、タングステン、モリブデン、クロ ム、タンタル、ニオブ、パナジウムなどの金属の変化物 あるいはこれらの金属および金属空化物の複合物で浮遊 ゲート電極及び制御ゲート電極を形成する工程と、その 後、熟処理を施す工程を備えたことを物質とする半導体 製薬の製造方法。

【請求項7】 前記熱処理を施す工程の前に、少なくと も前記浮遊ゲート電極、制御ゲート電極の夫々の側壁面 を覆う絶線膜を形成する工程を備えたことを特徴とする 半導体装置の製造方法。

【請求項8】 前記熱処理を施す工程の後に、前記浮遊

ゲート電極の周囲のゲート酸化胰を除去する工程と、そ の後、水素に水分を添加した雰囲気中で熱処理を能す工 程を備えたことを特徴とする請求項5乃至請求項7のう ちいずれか1項に記載の半導体装置の製造方法。

## 【発明の詳細な説明】 【0001】

【発明の属する技術分野】本発明は、半導体装置に関 し、特に、半導体基板の表面上に酸化膜からなるゲート 絶縁膜を介在してゲート電極が形成されたMOS型素子 を有する半導体装置に適用して有効な技術に関するもの である。

### [0002]

【送来の技術】集積回路の高集積化が進むと共に、それ を構成するMOSFET (Motal Quido Semiconduct で Field Effet Transistor)も競雑用されている。 これに作いMOSFETのゲート電機幅(ゲート長方向 の船)転線性されるため、ゲート電極の抵抗が増大 し、高速で高性能な集積回路を設計するのが難しくなっ てきている。特に、多結晶シリコン複からなるゲート電 個は抵抗が高いため、その抵抵抗化技術が高速高集積回 数を実限するための鍵となっている。その技術の1つと して、多結晶シリコン膜上にチタン膜やゴバルト膜を形成し、これらの金属形とサーン膜上にチタン膜やゴバルト膜を形成し、これらの金属形と物(ゲーケ)と形成さる反応さ せて低抵抗の金属形と物(ゲーケ)と形成さる反応さ

即ち自己整合シリサイド技術が広く締約されている。 「0003」しかしながら、近年、ケート電極幅ぶら 5 [m] 程度以下に微細化されると、ゲー・極極幅が 広い場合に得られていたほど、チタンシリサイドの抵抗 策技術変はこれらのシリサイドよりもされた低低状のゲート 一、電極を実現する技術の開発が必要になってきた。そ で、多結島シリコン膜上に設ける金属限としてタング ステンを用い、シングステンをシリコンと反応させない でそれら体の低低抗を利用する目ので、タングステンを と多結晶シリコン機との間にシリサイド反応を防止する ためのタングステンやチタンの変化物層を設けたゲート 電板砂修削されている。

【0004】一方、フラッシュメモリのように、浮遊ゲート電能とゲート酸化販の界面近停に電荷を蓄積させる
MのS型不揮発性記憶素子では、界面電荷トラップなど
が少なく安定なMのS電気機性が得られることで知られ
ている、機(P)などの不機動を含有させた多結局シリコン膜をゲート電極に用いるのが一般的である。また、メーリの高集積化に伴い、ゲート酸化販(ゲート発練間)の 薄膜化が進むと共に、ゲート酸化販の電気的な欠陥が健 在化する。この対策として、ゲート酸化販の電気的な欠陥が健 在化する。この対策として、ゲートト酸化販の電気的な欠陥が健

#### [0005]

【発明が解決しようとする課題】前述の金属-金属窒化 物-シリコン構造は、金属層だけで形成した場合と同等 の低抵抗のゲート電極を形成できる長所がある。しか し、このゲート電極は三つの層を重ねて構成されている ため層の厚さが厚くなると共に、各層のドライエッチン グ特性(例えば、エッチングに用いる反応ガス、エッチ ング速度など)が異なるため、数十あるいは数百ナノメ ータ個の極微細なゲート電極になると加工するのが難し くなってくる。

(10006] 一方、極薄ゲート酸化機を用いるMOS型トランジスタでは、通常の影像化で形成したゲート酸化 原に窒化処理(重素雰囲気ヤアール)を行うことは、り、ゲート酸化機のは り、ゲート酸化機のリーク電流料性を改善する手法がと られる。また、この処理はフラッシュメモリなどにおける情報の書き込み、読み出し時に電気的ストンスにおける情報の事となっ、読み出し時に電気的ストンスにおける情報の書となり、読み出しいの事業が一ト電電を 役立つ。しかし、多結島とリコンをこれもの業子のゲー で離析(例えばフラッシュメモリの事業が一ト電電を と)に用いた場合、この層に含まれている燐などの不純 物が熱口器でその周囲の機に燃内に拡散し、これもの不 納動がMOS系が伸伸に単原での電子やホールのぞ のトラップの生成を加速させ、前述のゲート酸化機の強化 による電荷保持物性の改善の果を担なうという問題がある。

【0007】また、多結晶シリコンを容差ゲート電極として用いる場合、容遊ゲート電極とその上層の前側が一 電極との間上影像性人変が上等象(CVD:Cemica 1 Yupor Deposition) 法によりシリコン酸化機からな る層間原化膜が形成される。この場合、シリコン酸化機 と浮遊ゲート電極の男面を変化するのが難しいたの 遊しかとかった。 遊が上上では、カードでは

【0008】 本契明の目的は、重ね構造に起因した機細 ゲート機能加工の困難さがなく、かつ多結晶シリコンに ドープされた不供物によるゲート電極と絶縁展形面での トラップの生成が少なく、さらにフラッシュメモリなど の浮遊ゲート電極とその上級の制御ゲート電極との間で 生じるリーク電流の少ないMOS型デバイスを提供する ことにある。

【0009】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述及び添付図面によって明らか になるであろう。

# [0010]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0011】 ゲート電極材料として、高融点金属の窒化物、特に、タングステン、モリブデン、クロム、タンタ ル、ニオブ、パナジウムなどの金属からなる窒化物を用いることにより本発明の目的は達成される。

【0012】シリコン酸化膜上にこれらの金属窒化膜を

形成し、高温の残処理を加えると窒素が循規し、窒素を ほとんど含有せず、金属単体の腰と回向度の低低信の 機能を形成できる。また、金属に含有していた空業は、 熱処理によりこの金属腰の下地界面方均や機上力など、 前空金属医化機の周辺に拡散し、金属層周囲の物質を窒 化する。これもの現象を利用することにより、従来の三 層置か合わせ構造のゲート電機や多結晶シリコンゲート 電極の欠点を握したMのS型乗子を実現できる。

【0013】具体的には、単結晶シリコンからなる半導 体基板の表面に極薄の酸化シリコン(SiO。)からなるゲ 一ト酸化膜を形成し、その後、前記ゲート酸化膜上に、 前述の金属の窒化物を直接形成し、これを所望のゲート 電極形状に加工する。この場合、単層膜を加工するだけ なので、先に述べたような三層重ね構造におけるような 微細加工上の問題点が無く、0.5 [µm]以下の微細 幅のゲート電極を容易に形成できる。ゲート電極上に層 間絶縁膜を形成し、その後、400ないし500 [°C] 程度以上の高温で熱処理をすると、窒化物に含有されて いた窒素がゲート電極の周囲まで拡散し、周囲の絶縁膜 内に窓化物層を形成するため、従来の窒化ゲート酸化膜 と同様にゲート電極との界面での電荷トラップの少ない ゲート酸化膜を形成することができる。また、この熱処 理で金属窒化物は窒素のほとんど含有されていない金属 層になり、単体金属と同程度の低い抵抗を持つゲート電 極を形成できる。さらに、このゲート電極は多結晶シリ コンのように燐(P)、ボロン(B)あるいは砒素(As)の ような不純物を含有していないため、ゲート電極とゲー ト酸化膜の界面での不純物に起因したトラップの生成が 少ない。また、このゲート電極をフラッシュメモリなど の浮游ゲート電極に応用すれば、ゲート酸化膜との界面 における電荷トラップが少なく、かつその上層の制御ゲ 一ト衝極との間の層間酸化膜も窒化できるため、層間の リーク電流を少なくできる。

# [0014]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0015】なお、発明の実施の形態を説明するための 全図において、同一機能を有するものは同一符号を付 け、その繰り返しの説明は省略する。

【0016】(実施形態1)図1は、本発明の実施形態 1であるMOSFETを有する半導体装置の要部断面図 である。

【0017】図1に示すように、本実施形態の半導体装置は、例えば単結晶シリコンからなる 2型半導体基板 5 を主体に構成されている。この P型半導体基板 10 表 形成環域の表面にはMOSFE TQが構成されている。 素子形を環域は、P型半線体基板 10 表子の離域域の表面に形成されたフィールド絶縁機 2 で周囲を規定され、他の影性循矩と解析の影性が変化が表現。

【0018】前記MOSFETQは、主に、チャネル形

成領域である p 型半導体基板 1、ゲート絶縁機であるゲート酸化機 3、ゲート電極 4、ソース領域及びドレイン 関域である一対の n 型不純物拡散領域 5 及び一対の n 型 不純物拡散領域 7 で構成されている。

【0019】前記ゲート酸化胰3は、p型半導体基板1 の素子形成領域の表面を酸化して形成されたシリコン酸 化膜で形成されている。このゲート酸化胰3とゲート電 極4との間には霊化物層8が形成されている。

【0020】前配ゲート版糖4は、p型半報体基板10 東子形成領域の表面上にゲート酸化膜3を介在して形成 されている。このゲート電路4は、後で詳細に説明する が、p型半導体基板10端子形成領域の表面に影敵化处 単型を地しゲート酸化膜3を形成し、その後、前記ゲー ト酸化膜3の表面上にタンクステン強化膜を形成し、そ の後、前記ゲーンニングを地 し、その後、粉起弾を増下といより形成もれる。

【0021】前記ソース領域及びドレイン領域である一対の・型不純物拡散領域の及び一対の1型不純物拡散領域である。 域では、2型半導体基板10乗子抗旋域を表面が 成されている。一対の1型不純物拡散領域5の夫々は、 ゲート電機4に対して自己整合で形成されている。一対 の1型不純物拡散領域7の夫々は、ゲード電極4の側壁 面を覆りサイドウォールスペーサ6に対して自己整合で 形成されている。一対の1型不純物拡散領域7の夫々 は、1型不純物拡散領域5に比べて高い不純物濃度で形成されている。

[0022] 煎却サイドウォールスペーサ 6は、ゲート 電極 4 上を含むり型半導体振板 1 上の全面にシリコン酸 化酸を形成した後、前記シリコン酸性酸に展入材セッチングを施すことにより形成される。このサイドウォールスペーサ 6 とゲート電極 4 の削壁面との間には変化物層 多形形成されている。

【0023】前記ソース領域及びドレイン領域である一 対の1塩不統約拡製領域7のうち、一方の1塩不納 整領域7には循形絶線膜10に形成された接続孔11A を通して配線12が電気的に接続され、他方の1型不穏 が拡射機等には開閉絶線は10ド形成された接続孔 11Bを通して配線12が電気的に接続されている。配線 12は、周閉治線数10と比形成されたパッシベーション機で移われている。

【0024】次に、前記MOSFETQを有する半導体 装置の製造方法について、図2乃至図7(製造方法を説明するための断面図)を用いて説明する。

明するための断面図)を用いて説明する。 【0025】まず、単結晶シリコンからなるp型半導体 基板1を用意する。

【0026】次に、前記p型半導体基板1の素子分離領域の表面に周知の選択酸化法を用いてシリコン酸化膜からなるフィールド絶縁膜2を形成する。

【0027】次に、酸化処理を施し、前記p型半導体基 板1の素子形成領域の表面に厚さ10 [nm] のシリコ ン酸化膜からなるゲート酸化膜3を形成する。

【0028】次に、図2に示すように、前記ゲート酸化 販3の表面上を含むり型半導体基板1上の全面に厚さ1 00 [nm]のタングステン変化膜4Aを形成する。こ のタングステン変化膜4Aは、スペッタ装置を使用し、 空業ガス雰囲気中においてクングステンターゲットをス パッタリングすることにより形成される。

【0029】次に、前配タングステン窒化機4Aの表面 上の全面にフォトレジスト機を形成し、その後、前記フ オトレジスト機に電子ビーム腐光装置を用いて腐光処理 を施し、前距タングステン壁化機4の所定の領域上に 0.15[μm]幅のレジストバターン15を形成す

【0030】 次に、前記レジストパターン15をエッチ ングマスクとして使用し、前記ケングステン室に既4A に異方性エッチングを施して、図3に示すように、ゲー ト電艇4を形成する。異方性エッチングは、5下。系ガ スを用いたドライエッチング法で行う、この後、前記レ ジス・パターン15をアッシング装置を用いて除去す る。

【0031】次に、前配ゲート電極4を不純物導入用々 スクとして使用し、前配り翌半導体基板10索子形成領 吸の表面形に一型不純物として向えば1×10 「 atom s/cm² の機(P)をイオン打込み法で導入して、図4に 示すように、ソース領域及びドレイン領域である一対の 型不純物技能域を5を形成する。

【0032】次に、前記ゲート電極4上を含むp型半導 体基板1上の全面にシリコン酸化膜をCVD法で形成 し、その後、前記シリコン酸化膜に異方性エッチングを 施して、前記ゲート電極4の側壁面を覆うサイドウォー ルスペーサ6を形成する。

【0033】状に、前記サイドウォールスペーサ・6及び ゲーキ艦組を本純約等入用アッスとして使用し、前配 り型半導体基施1の素子形成領域の表面部に n型不純物 として例えば5×10<sup>11</sup> [atoms/cm] の破薬(As)を エネルギー版60 [Kev] の条件下においてイオン打 込み法で導入して、図5に示すように、ソーン領域及び ドレイン領域である一対のn型不純物拡散領域7を形成 する。

【0034】次に、瞬間熱処理装置を使用し、950 厂で】の電素雰囲気中で約1分間の熱処理を除す、この 工程において、ゲート電極4中の室素がゲート電極4の 周囲上放散し、この室素の地散により、図6に示すよう に、ゲート電極4とゲート酸化絶極線3との間に変化か 層8が形成された。また、窒素の拡散により、ゲート電 極4の個壁面とサイドウォールスペーサ6との間に変化か 動層 8が形成された。また、電気の拡散により、ゲート電 極4の個壁面とサイドウォールスペーサ6との間に変化 動能を3が成された。また、電気の拡散により、ゲート電極4の抵抗 が、同一のスパッタ装置で形成したタングステンと同様 変の抵抗である15 [μ Q に の] まで熱少した、即ち、 変の抵抗である15 [μ Q に の] まで熱少した、即ち、 ゲート電極4をタンクステン窒化膜で形成することによ り、ゲート電極4と絶縁膜との間に窒化物層8を自己整 合的に形成することができる。この工程においてMOS FETOがほぼ完成する。

【0035】次に、図7に示すように、前記ゲート電極 4の表面上を含むp型半導体基板1上の全面に層間絶縁 膜10をCVD法で形成する。

【0036】次に、前記層間絶縁膜10に接続孔11 A、11B等を形成し、その後、配線12を形成し、そ の後、パッシベーション膜13を形成することにより、 MOSFETを有する半導体装置がほぼ完成する。

MOSFEIを付きる十零件を表慮かほよつないる。
「0037」は恋タングステン室化物を取材料とした
ゲート電解を持つMOSFET Qの特性を、従来用いら
れてきた多結晶シリコンの上にタングステンシリサイドを重
ねたゲート電解(この構造はポリサイドゲートと呼ばれ
あ)を持つMOSFET上低化した。比較のためのMOSFETと低りた。たしなのためのMOSFETと概じた。比較のためのMOSFETでは、それぞれのゲート電極構造につき、多結 晶シリコンの膜球が75[mm]、100[mm]、たけ、100[mm]、なお、これらの 多結晶シリコンには、POC1、を拡散波とした熱処理 により構作)を含有させた。また、これらの素子の作数 では、ゲート電極関連工程以外は前述のタングステン室 に物を用いたゲート電機を持つMOSFETQと全く同 レプロセスを終わりた。

【00 3 8】 土れらのMOSFETについてゲート酸化 成の危齢解圧を測定した。 那定した素子はチャンネル長 が0.2 [μ m] と 1 [μ m] のMOSFET及び1 [m m] り面積を持つMOSキャイジクである。これ あのキャイジクス(2) 一種匠(1) 物性は りが一大の 原の順厚を求めた。この別定では、熟酸化により形成し たシリコン働化順の側厚は 10 [n m] であったにもか かわらず、多結島・ジョングー・電極の場合はて、 3 [n m] であり、タングステンシリサイド/多結島・ジリ コン電は標金ゲート電極では9・1 [n m] と特別 得られた。これに対して、タングステン室化膜をゲート 電板とした素子では、ゲート酸化順厚は形成膜厚とほぼ 同じ9、9 [n m] が得られた。

[0039]また、これらのゲート除仕機の発験報圧を 加定し、前述のC-V割定から求められたゲート酸化機 の騰麻を用いて経験電界頻度を求めた。この電界頻度 は、多結晶シリコンゲート電極を持っ菜そとタングステ ンシリサイド/多結晶シリコンゲート電極を持つ菜子と に、多結晶シリコン関写に関係なた約9[MV/c m]を示した。これに対して、タングステン窒化板を用 いた菓子では、約10 [MV/c m] の野飛渡を赤り、 た、タングステン窒化板でゲート電極を形成した素子に おいて電界強度が高くなるのは、多結晶シリコンより仕 事関数が高いことによる。即ち、ここで、別定した記機を 配性は経験機のラーク電流が10 [n] なる同可電圧 としているため、仕事関数が高いぶんだけ同じリーク電 流(フォーラーノードハイム電流)に達する電圧が高く なることに起因している。

【0040】以上の結果は、多緒益シリコンに含有させた関がゲート酸化機内に拡散し、絶縁傾向で界面近時に 高機度の機合有線域が形成され、発験傾向で界面近時に 厚が薄くなったことを示している。また、多結晶シリコ ンにタングステンシリサイドを重れな構造で、多結晶シ リコンのみの場合より膜厚が厚くなるのは、タングステ ンンリサイド中の隣の拡散速度がシリコン酸化候乗り速 いたか多結晶シリコン中に含有させておいた多量の構が タングステンシリサイド中に拡散し、下地のゲート酸化 膜中に拡散する最かかなくなったことによる。

【0041】以上の割定結果で明らかになったように、 参結品シリコンを構成要素とするゲート電極では、それ に含ませておいた機などの不終めな変か・ト酸化で、それ を書くするなどの欠点を有するが、タングステン盤化膜 を用いたゲート電像では不純物によるゲート酸化膜の実 の膜戸の減少付生しないことがわかった。

2004年) たお、多結晶シリコンからなるゲート電極 を持一MOSFETでは、来子完成後の100 [C] 間 使の熱処理でも、参結晶シリコン中の含有線に起口 ゲート絶縁機のリーク電流の増大がみられることが報告 (T-S. Teoh, N. R. Kamart, R. S. Nair and S-J. Ita, Poc edings of 1995 International Reliability Physics S ymposium, pp. 149-155, 1995) されているが、本実施が 能によるタングステン霊化版を用いたゲート電像を持つ MOSFETでは、完成後の低温熱処理によるゲート絶 終練のリーク電池無大り転換を用いたゲートで

【0043】本事施形能では、タングステン窒化膜のゲ ート雷極加工時に、ゲート電極の周辺のゲート酸化膜3 に導入された汚染や損傷を除去するための清浄化工程を 加えていない。通常の多結晶シリコンゲートプロセスで は、ゲート電極に加工後、ゲート電極周辺のゲート酸化 膜を一旦除去し、露出したシリコン基板表面を酸素雰囲 気で再度酸化して、清浄な酸化膜を形成する方法が用い られている。しかし、タングステンやタングステン窒化 膜は酸素雰囲気に対する耐性が低いため、酸素雰囲気に さらすことが難しい。しかし、水素ガスに適量の水分を 添加した雰囲気ではタングステンを酸化させないで、シ リコンを選択的に酸化することができる。即ち、タング ステン平衡蒸気圧曲線(水分によるタングステンの酸化 と水素によるタングステン酸化物の還元反応が平衡する 水分添加量と温度の関係)と、同様に熱力学的に求めら れるシリコンの酸化還元の平衡蒸気圧曲線で囲まれる範 囲内の水分を添加した雰囲気で熱処理することにより、 シリコンの選択酸化が可能となる。

【0044】タングステン膜でゲート電極を形成したM OSFETに前述の熱処理を施した場合、熱処理中にゲ ート電極下のゲート酸化膜の厚さが厚くなると言う問題 があった。これに対して、本発明のタングステン室化膜 を形成し、熱処理してタングステン室化膜をケングステ ン化した場合は、離脱した窒素がゲート電極下のゲート 酸化膜界面を強化するため、前途の水素雰囲気中で熱処 埋しても水分がゲート酸化膜を通してシリコン基板まで 到達しない。このため本発明の場合、熱処理によるゲー ト酸化膜の膜原を増加させることなく、ゲート電極周辺 のシリコン基板を選択的に再酸化して清浄なシリコン酸 化膜を形成することができる。

【0045】なお、前述のシリコンの選択酸化は、アル ゴンなどの不活性ガスや窒素ガスをベースとした雰囲気 に、木素、一酸化炭素等の還元性ガス及び酸素、水分 (水蒸気)、亜窒素酸、二酸化炭素等の酸化性ガスを添 加して熱処理を行う場合においても可能である。

【0046】(実施形態2)前述の実施形態1は、単純なMOSFETを有する半導体装置について説明したが、本実施形態2では、情報を電気的に書き込み及び消まできる不揮発性記憶素子(MOS型不揮発性記憶素子)を有する半導体装置について説明する。

【0047】図8は、本発明の実施形態2である不揮発性記憶素子を有する半導体装置の要部断面図である。

【0048】関8に示すように、本実施形態の半導体装置は、例えば単結晶シリコンからなる 2型半導体基板 12 主体に構成されている。この月半導体基板 12 形成領域の表面には不揮発性記憶業子Q c が構成されている。素子形成環域に、型半導体基板 12 の素子分離領域と同じの表子の離倒を規定されたフィールド絶縁載さて同間を規定され、他の活性領域と電気的に分離されている。

【0049】前記不輝発生配健素子Qeは、上に、チャネル形成領域であるり型半端体基板1、チネリング用・冷砂線であるが一ト酸化域3、浮遊ゲート電極23、メース領域をびドレイン領域である一対のり型不成的域域24及U一対のn型不純物拡散領域26で構成されている。

【0050】前記ゲート酸化膜3は、p型半導体基板1 の素子形成領域の表面を酸化して形成されたシリコン酸 化膜で形成されている。このゲート酸化膜3と浮遊ゲート 電極21との間には変化物層3が形成されている。

【0051】前配浮遊ゲート電極21は、p型半導体基板1の素子形成領域上にゲート酸化膜3を介在して形成されている。前配制御ゲート電桶23は、浮遊ゲート電報21の表面上に層開酸化膜22を介在して形成されている。

【0052】前記浮遊ゲート電極21と層間酸化膜22 との間には強化物層8が形成されている。また、前記制 個ゲート電極23と層間酸化膜22との間には強化物層 8が形成されている。

【0053】前記浮遊ゲート電極21、制御ゲート電極

2 200年々は、後で詳細に範則するが、p 型半導体基板 1の素子形成領域の表面上に第1のタングステン室化度 を形成し、その後、前記第1のタングステン室化度の表 面上に開関酸化膜22を形成し、その後、前記期間酸化 膜22の表面上に第2のタングステン室化度を形成し、 その後、前記第1のタングステン室化度、層面接近 2、第1のタングステン室化膜の大々に順次パターンニ ングを施し、その後、熱処理を施すことにより形成され ス

【0064】前記シース領域及びドレイン領域である一 対の n型不純物拡散領域24及び一対のn型不純物拡動 領域26は、n型半導体基版1の素子形成領域の表面 に形成されている。一対のn型不純物拡散領域24の失 々は、制御ゲート電極23に対して自己整合で形成され ている。一対のn型不純物拡散領域26の夫々は、浮遊 ゲート電極24、制御ゲート電極260大々の側壁面を 概当すイドウェールスペーや25に対して自己整合 成されている。一対のn型不純物拡射域260大々 は、n型不純物拡散領域24に比べて高い不純物濃度で 形成されている。一対のn型不純物拡散領域260大々 は、n型不純物拡散領域24に比べて高い不純物濃度で 形成されている。

【0055】前記サイドウォールスペーサ25は、制御 ゲー・電腦23上を含むり型半導体基板1上の企画にシ リコン酸化膜を形成した後、前記シリコン酸化収算力 性エッチングを施すことにより形成される。このサイド ウォールスペーサ25と浮遊ゲート電極21の側壁面と の間には変化物層8が形成されている。また、サイドウ オールスペーサ25と削שゲート電極23の側壁面との 間には変化物層8が形成されている。また、サイドウ オールスペーサ25と削שゲート電極23の側壁面との 間には変化物層8が形成されている。

【0056】前記シース領域及びドレイン領域である一 対の 1型不純約拡散領域260うち、一方の 1型不純約 拡散領域26に延期的後隊前」0に形成された接続孔 1 Aを連して記憶12が電気的に接続され、他方の 1型 不純約拡散的領金26に採開所接触額10に形成された 統孔11Bを通して記線12が電気的に接続されてい る。系統12は、履別経練費10上に形成されたパッシ ペーション機13両移れたの

【0057】次に、前記不揮発性記憶素子Qeを有する 半導体装置の製造方法について、図9万至図13(製造 方法を説明するための要部断面図)を用いて説明する。 【0058】まず、単結晶シリコンからなるp型半導体 基板1を用食する。

【0059】次に、前記p型半導体基板1の素子分離領 域の表面に周知の選択酸化法を用いてシリコン酸化膜か らなるフィールド絶線膜2を形成する。

【0060】次に、酸化処理を施し、前記p型半導体基 板1の素子形成領域の表面に厚さ10 [nm] のシリコ ン酸化膜からなるトンネリング用のゲート酸化膜3を形 成する。

【0061】次に、図2に示すように、前記ゲート酸化 膜3の表面上を含むp型半導体基板1上の全面に、厚さ 50 [nm] のタングステン蜜化膜 21 A、厚さ30 [nm] のシリコン酸化膜がらなる層間酸化膜 22 、厚さ100 [nm] のタングステン蜜化膜 23 Aを順次形成する。タングステン蜜化膜 21 A、23 Aの失々は、前述の実施形態 12 と同様のスパック法で形成される。層間酸化膜 2 はくひり出て形成される。

【0062】次に、i線を用いた光フォトリソグラフィ 技術とちF。などのガスを用いたドライエッチング技術 を用いて、前記タングステン変化膜23A、層面酸化膜 22、タングステン変化膜21Aの夫々に順低パグターン ニングを施し、タングステン変化膜21Aからなる評算 ゲート電極23、タングステン変化膜21Aからなる評算 遊グート電極21の夫々を形成する。

【0063】炊に、前記剛脚ゲート電龍電名基本領軌郷 入用マスクとして使用し、前記 2型半線板 10 第五 形成開線の表面部に 1型下線板として何えば5×10<sup>11</sup> [atous/cm<sup>2</sup>] の燐(P)をエネルギー塩30 [Kev] の条件下においてイオン科込み法で導入して、図10に デオように、ソース領域及びドレイン領域である一対の 12単半線体領域24を形成する。

【0064】次に、図11に示すように、前記制御ゲート電極23上を含むp型半導体基板1上の全面に、厚さ 100[nm]のシリコン酸化膜25AをCVD法で形成する。

【0065】次に、瞬間熱処理装置を使用し、900 [°C] の窒素雰囲気中で約1分間の熱処理を施す。この 工程において、浮遊ゲート電極21中の窒素が浮遊ゲー ト電極21の周囲に拡散し、この窒素の拡散により、図 12に示すように、浮遊ゲート電極21とゲート酸化膜 3との間に窓化物層8が形成され、浮游ゲート電極21 と層間酸化膜22との間に窒化物層8が形成され、浮游 ゲート電極21の側壁面と酸化珪素膜25Aとの間に窒 化物層8が形成された。また、この工程において、制御 ゲート電極23中の窒素が制御ゲート電極23の周囲に 拡散し、この窒素の拡散により、浮遊ゲート電極21と 層間酸化膜22との間に変化物層8が形成され、制御ゲ 一ト電極23の側壁面及び上面と酸化珪素膜25Aとの 間に窒化物層8が形成された。また、これらの窒素の拡 散により、浮遊ゲート電極21、制御ゲート電極23の 夫々の金属層は、窒素をほとんど含まないタングステン 膜に変わった。即ち、浮遊ゲート電極21、制御ゲート 電極23の夫々をタングステン窒化膜で形成することに より、これらの電極と絶縁膜との間に窒化物層8を自己 整合的に形成することができる。

【0066】次に、前記シリコン酸化機25Aに異方性 エッチングを施し、図13に示すように、前記浮遊ゲー ト電極21、層間酸化機22、制御ゲート電極23の夫 々の側壁面を覆うサイドウォールスペーサ25を形成す ス

【0067】次に、前記サイドウォールスペーサ25及

び制御ゲート電配 3 多 不純物等入用・スクとして使用 し、前記り型半導体基板 1 の素子形決開線の表面部に 1 製不純砂として耐えば5×1 0 「atoms/cm」の配業 (A s) をエネルギー量60 [K e v] の条件下におい てイオン打込み法で導入して、ソース開坡及びドレイン 規模である一次の型不輔砂拡散傾旋 1 6 を形波する。 この工程において不輝発性記憶素子Q e がほぼ完成す

【0068】次に、図14に示すように、前記制御ゲート電極23の表面上を含むp型半導体基板1上の全面に層関絶縁膜10をCVD法で形成する。

【0069】次に、前配層開絶線膜10に接続孔11 A、11B等を形成し、その後、配線12を形成し、そ の後、パッシベーション膜13を形成することにより、 不郷発性記憶素子Qeを有する半導体装置がほぼ完成す x

【0070】本実施形態の製造方法を用いて作製された 不揮発性記憶素子 (MOS型メモリ素子) の特性を評価 するため、スパッタ法で本実施形態のタングステン窒化 膜と同じ厚さのタングステン膜を被着し、浮遊ゲート電 極及び制御ゲート電極とした素子を作製した。また、前 述の浮遊ゲート電極および制御ゲート電極として従来用 いられてきたものと同様に多結晶シリコンを用いた素子 を作製した。この際、浮遊ゲート電極の多結晶シリコン にイオン打ち込み技術で1×10"/cn"の [atoms/c m<sup>1</sup>] の燐を打ち込み、また制御ゲート電極の多結晶シリ コンには5×10<sup>10</sup> [atoms/cm<sup>2</sup>] の燐を打ち込んだ。 また、これらの多結晶シリコンを用いた素子では、浮遊 ゲート電極下のゲート酸化膜を熱酸化だけで形成した場 合と、熱酸化で形成した後にN<sub>2</sub>O 雰囲気中で熱処理し た場合の2種類の素子を作製した。そして浮遊ゲート電 極と制御ゲート電極との間の層間絶縁層は、浮遊ゲート 電極層の多結晶シリコン膜を形成後その表面を酸化し、 続いてCVD法でシリコン窒化膜を形成し、さらにその 上にやはりCVD法でシリコン酸化膜を形成し、かつこ れらのシリコン酸化膜ーシリコン窒化膜ーシリコン酸化 膜(O-N-Oと呼ぶ)の総合膜厚が30 [nm] になるよ うに調整した。またO-N-O層間膜のかわりに30 [n m]のシリコン酸化膜を用いた素子も作製した。

【0071】ます。本実施形態における素子療法を分析 するために、層の能方向の重なりがタンクステン室化膜 を浮遊ゲート電極に用いた不解発 性配能素子と同じ構造になるように各層を重ね、ゲート 電極などのパケーンに加工をしないで、かつ素子作製と 同じ熱処理を施した試料を作製した。オージェ電子分光 分析設理を施した試料を作製した。オージェ電子分光 ソコン基板は10時遊ゲート電極度の周辺が整かした。シ リングゲート電化機内に窒素の高濃度域が観測され、ま た浮遊ゲート電化機をりの男面だりに変素の高濃度域が観測され、ま に機肉で名を振髪しの男面だりに変素の高濃度域が観測され、ま することがわかった。一方、各タングステン変化膜層内 では、熱処理前の試料と比較して、大幅に窒素が減少 し、ほとんどタングステンだけしか観察されなかった。 この分析用試料につき、上の層からエッチング液を用い て順次化学的に除去し、各層の界面近傍のシリコン酸化 膜内でのシリコンおよび窒素ならびに酸素元素の結合状 能をX線光電子分光(XPS: X-ray Photoelectron Spectroscopy)装置で測定した。 X線を照射したとき試 料から放出されるN1s光電子およびSi,p光電子のエネ ルギスペクトルを分析したところ、各ゲート電極層と接 触していたシリコン酸化膜層の界面領域では、396. 96 [ev] と397. 85 [ev] にピークを持つス ベクトの合成スペクトルであるN1sピークが観察され た。前者のピークはSi,N,結合のとき観測される39 7. 0 [ev] にピークを持つN1sスペクトルと一致し ている。後者の397.85 [e v] にピークを持つN 1sピークは、窒素が2個のシリコン原子と1個の酸素原 子と結合している場合に観察されるピークとほぼ一致し ている。N1sスペクトルをピーク分離した場合に得られ るこれらの二つのピークはシリコン酸化膜内になるとと もに減少し、特にSi,N,結合を示す397.0[e vl に近いピークは急激に減少することがわかった。な お、浮游ゲート電極および制御ゲート電極にタングステ ンを用いた場合はシリコン酸化膝内からはN1s光電子は 検出されなかった。

[0072]以上の分析結果より、タングステン強化物 中の監索は熱処理によりシリコン酸化概容を低化するため に消費され、界面で酸窒化シリコン酸が形成されること がわかった。また、分析結果より後に12室業をほとんど さまないタングスマン層が形成されることがわかった。 なお、シリコン基板界面近傍のトンネルゲート酸化膜内 は、空はり窒素および酸素と結合したシリコン化合物が 存在することがわかった。

【0073】この界面近傍のシリコン化合物は、多結晶 シリコンを浮遊ゲート電極に用いた素子においてシリコ ンを酸化後、N<sub>2</sub>O ガス雰囲気で熱処理されたトンネル ゲート酸化版とほぼ同じ化合状態であった。

[0074] 不構発性症/療来/に電子往入して情報の素き込みと読み出した行うことを想定し、フォーラーノードハイム電流・電圧特性を利用してトンネルゲート酸化 版への電子注入を行った。注入電荷量を15 [C/cm<sup>2</sup>] まで変化させたとき、各注入電荷量とMOS界面に 発生する影面に変化量との関係を各ゲー

ト電極構造について測定した。いずれの構造の楽子でも 注入電荷量が約2 [C/cm ] になるまでは注入量に依 停して昇面準位変化量が増大するが、それ以上では変化 量は飽和して注入量に依存しないことがわかった。この 総和量はゲート電極およびトンネルゲート酸化膜の窓化 状態に強く依存した。すなわち、N<sub>2</sub>の 熟処理をしない トンネルゲート酸化膜を用いた多結晶シリコンゲート電 編素子では、その変化量は1、3×10<sup>11</sup> [e v・cm s<sup>1</sup>] であり、またタングステンをケート電極に用いた場合は1.6×10<sup>1</sup> [e v・cm s<sup>1</sup>] であった。一方、多結晶シリコンゲート電極を用い、かっトンネルゲート酸 化複を10<sup>2</sup> が悪力で熱処理した素子では、電子注入で、表処理を加えない場合より約1./4と少ない。タンステン変化機関いた素子では多結島シリコンゲート電極素子よりさらに電子性入後の表面準位増加量を少なくでき、タングステンを用いた場合の約1/10にあたる1、3×10<sup>2</sup> [e v・cm s<sup>2</sup>] 正で減減さきた。

【0075】不揮発性記憶素子への情報書き込み法に は、前述のフォーラノードハイム電流を利用する方法と トランジスタのチャンネル領域を流れる電子に高電界を 加え、このとき生じるトンネルゲート酸化膜へのホット キャリア注入を利用する方法がある。このため、チャン ネル長が0.7 [mm] で24 [mm] のチャンネル幅 を有する不揮発性記憶素子に電源電圧を一定とし、基板 電流が最大になる条件の電圧を制御ゲート電極に印加 し、酸化膜中にホットキャリア注入を行った。これらの ストレス電圧を継続的に印加し、各時間ごとの不揮発性 記憶素子の相互コンダクタタンスの変化量を測定した。 多結晶シリコンゲート電極で、かつ、トンネルゲート酸 化膜をN.O 雰囲気で熱処理しない素子では10000 秒ストレス電圧印加時間後のストレス電圧印加前の初期 状能からの変化率は約8%の値を示した。そして、タン グステンをゲート電極に用いた素子ではさらに変化率が 大きく、約16%を示した。これらに対して、NoO 雰 囲気での熱処理を加えた多結晶シリコンゲート電極素子 では、その変化率は2%にすぎなかった。一方、タング ステン窓化膜を用いた本発明の素子では、約1.5%と 最も変化率が小さかった。この結果は、電荷注入により 表面準位が変化する量は、相互コンダクタンスの変化率 と対応関係があることがすでに知られており、したがっ て、前述に示したタングステン変化膜を用いた素子で最 も電荷注入による表面準位増加率が小さいという実験結 果ともよく対応している。

【0076】次に、浮遊ゲート電極界面に電荷を蓄積 し、この書積電源の減衰が浮遊ゲート電極と制御ゲート 電極との間の途線が原状形にこる途と破解と下 の結果、本実施形態のタングステン窒化膜を浮遊ゲート 電極および制御ゲート電池に用いた第千が最も長く、つ で多差晶シリュンゲート電便での場間についる中 を形成した業子が電荷保持時間が長かった。そして、タ ングステンを浮遊ゲート電板・制御ゲート電極に用いた 素子が最も電板保持時間が極かった。

【0077】フォーラーノードハイム電流注入による情 製の書き込みと消去を繰り返し、この繰り返し回と書き 込みおよび消去のためのしきい値電圧の変化の関係を求 めた。タングステン窒化機および多結晶シリコンを用 い、トンネルゲート酸化膜を塞化した素子では1×10 <sup>\*</sup>回の書き込み、湯去た繰り返してもしきい酸はほとん ど変化なかったが、レンネリング一切へい。 が取り、1×10<sup>\*</sup>回ないし3×10<sup>\*</sup>回で しきい値の変化が類在化した。

【0078】前述に示した各実施形態により、本発明の 目的である金属と同等の低い抵抗を持ち、かつ微細加工 ができ、そして安定なMOS特性が得られる素子が実現 できることが明らかになった。

【0079】なお、これもの実施形態ではタングステン 室化機を用いたが、この他に、モリブデン、クロム、タ タクル、ニオブ、パナジウムなどの高騰点金属からなる 室化物を用いることによっても木発明の目的を重成でき た。また、これらの金属室化物にシリコン、アルラー が加たは場合も本発明の目的を実現できた。ただし、チ タン、ジルニコーのあるいはナフーのみなどのよう。 定な底化物を形成する高融点金属変化物だけでゲート電 様を構成した場合は、本発明の目的を達成するのが難し かった。

【0080】本実施形態では、浮遊ゲート電極と制御ゲート電極と同じ企属の窓化腰で構成したが、お互いに異なる金属の窒化膜で構成したが、お互いに異なる金属の窒化膜で構成しても本発明の目的を達成できた。また、これらの一方のゲート電極だけを金属窒化膜とした場合でも、従来の多結晶シリコンゲート電極の不純物により生じていたリーク電流の問題を大幅に低減できることも確認した。

【0081】また、前述のいずれの実施形態において も、金属窒化膜のゲート電極層への応用について述べた が、シリコン単結晶基板へのコンタクト電極としても本 発明の金属窒化膜層を応用できる。実際、インバーター 回路のゲート電極に本発明を応用したところ、金属窒化 職ゲート電極層とシリコン基板が直接接触する個所で は、熱処理により界面に金属、シリコンそして窒素の極 薄い化合物が形成され、金属とシリコン反応が抑制さ シリサイド形成渦程で生じる膜剥がれのような問題 を生じることはなかった。そして、金属窒化物層とシリ コン基板が直接接触する個所では、アルミニウム電極配 線で得られる値と同等の良好なコンタクト抵抗を得るこ とができた。これはタングステンなどの金属をゲート電 極層として用いた場合、シリコン基板と直接接触する個 所で、膜剥離や高コンタクト抵抗などの問題が生じるの と比べると大きな利点である。MOS特性の高安定性お 上びシリコン層との直接接触が可能であること、そのう えに低抵抗であることなどの利点を考慮にいれると、本 発明による金属室化膜ゲート電極は従来多結晶シリコン が用いられてきた部分に置き換えることができることが

【0082】以上、本発明者によってなされた発明を、 前記実施形態に基づき具体的に説明したが、本発明は、

わかる。

前記実施形態に限定されるものではなく、その要旨を逸 脱しない範囲において種々変更可能であることは勿論で ある.

## [0083]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 紀のとおりである。

【0084】本発明によれば、従来広く用いられてきた 多結晶シリコンケート電極の欠点である隣市との含有不 植物のゲート酸化膜への拡散の問題がないため、不純物 に起因した絶縁膜耐圧などの電気特性不良か少なく、安 定したMOS特性を持つ半端体装置を実現できる。

【0085】また、金属な信頼中の業素によるゲート電 福周囲総総湯の変化は、不揮発性記憶業子において、情 報の書き込み、読み出し、あるいは消去のくりかえしに よるしきい値電圧の変動が少なく、かつ、情報である電 荷の保持特性、MOS界面特性の安定化に効果がある。 【0086】また、金属電化物は熟地選によりゲート電 標に変わるため、低低がのゲート電極に変わるため、一 一電標に変わるため、低低がのゲート電極に変わるため、低低がのゲート電極に変わるため、低低がのゲート電極に退した微期 加工上の問題がない、また単層であるため、ゲート電極 加工上の問題がない、また単層であるため、ゲート電極 随を稼ぐでき、微細化にともなうアスペクト比の増大が 他の重ね構造のゲート電極より少なくできるため、こ 点からも微細能強加工に有柄である。

## 【図面の簡単な説明】

【図1】本発明の実施形態1であるMOSFETを有す る半導体装置の要部断面図である。

【図2】前記半導体装置の製造方法を説明するための断面図である。

【図3】前記半導体装置の製造方法を説明するための断 面図である。

【図4】前記半導体装置の製造方法を説明するための断 面図である。

【図5】前記半導体装置の製造方法を説明するための断 面図である。

【図6】前記半導体装置の製造方法を説明するための断 面図である。

【図7】前記半導体装置の製造方法を説明するための断面図である。

【図8】本発明の実施形態2である不揮発性記憶素子を 有する半導体装置の要部断面図である。

【図9】前記半導体装置の製造方法を説明するための断 面図である。

【図10】前記半導体装置の製造方法を説明するための 断面図である。

【図11】前記半導体装置の製造方法を説明するための 断面図である。 【図12】前記半導体装置の製造方法を説明するための 断面図である。

【図13】前記半導体装置の製造方法を説明するための 断面図である。

【図14】前記半導体装置の製造方法を説明するための 断面図である。


# 【符号の説明】


1…p型半導体基板、2…フィールド絶縁膜、3…ゲート酸化膜、4…ゲート電極、4A…タングステン窒化


膜、5・n型不検約拡散領域、6・nサイドウォールスペーサ、7・n型不検約拡散領域、8・n変化物層、10・ 層間経機板、11 A、11 B・r接続礼、12・元禄線、1 3・ハ・カンジペーション版、15・ル・ジストパターン、2 1・浮遊ゲート電極、21 A、23 A・カタングステン窓 に版。22・帰間酸化域、23・・制卸ゲート電極、24・n型不緩物拡散領域、25・・サイドウォールスペーサ、26 A・一般任建業展、26・n 型不緩物拡散領域。

[図1]

[図2]







FΙ

フロントページの続き

(51) Int. Cl. <sup>6</sup> 識別記号

HO1L 29/792